Cite No. 1

## English Abstract:

A MPEG-2 video decoder is composed of demultiplexer, input buffer, video decode unit and system controller. After demultiplexing, the input transport stream is transferred to input buffer. The video decode unit receives the transport stream from the input buffer and decodes it. The system controller controls the video decode unit in such manner that it communicates with the video decode unit via 1/O interface to read/write the register in the video decode unit, so the status of Read/Wright pointer of the input buffer is known. Thereby, the controller can control the video decode unit to active decode process, to stop decode process or to jump over field.

[19]中华人民共和国国家知识产权局

[51] Int. Cf6

H04N 7/24 H04N 7/26

## [12] 发明专利申请公开说明书

[21] 申诸号 98103216.8

[43]公开日 1999年3月24日

[11]公开号 CN 1211877A

[71]申请日 98.7.15 [21]申请号 98103216.8 [71]申请人 国家科学技术委员会高技术研究发展中心 地址 100862 北京市海淀区复兴路乙 15 号

[72]實明人 孙 筚 旗正华 叶 珀

[74]专制代理机构 北京郑大专利事务所 代理人 魏殿绰


权利要求书3页 说明书6页 附图页数3页

[54] 黨聯名案 MPEG-2 视频解码器及其输入键冲器的 控制方法

## [57]摘要

一种 MPEG-2 视频解码器,它由去复用器(1),输入缓冲器(2),视 照解码单元(3)和系统控制器(4)组成:其中,输入码流 TS 被送到去复 用器(1),经过去复用后,送到输入缓冲器(2)中,说频解码单元(3) 从输入缓冲器(2)中取出码流进行解码;系统控制器(4)对去复用器(1)

输入缓冲器(2)和视频解码单元(3)进行控制,其特征在于:系统控制器(4)通过I/O 按口与视频解码单元(3) 细信,读/写视频解码单元(3) 中的寄存器,从面得知输入缓冲器(2)的读写指针,从而可实行对输入每冲器的控制,使视频解码器进行解码,停止解码,跳帧等。



SSN 1 0 0 8-427

专利文献出版社出版

PAGE 6/8 \* RCVD AT 10/20/2006 2:19:34 AM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-6/32 \* DNIS:2738300 \* CSID:17039974517 \* DURATION (mm-ss):07-00

权 利 要 求 书

1.一种MPEG-2视频解码器,它是一个SDTV视频解码器,它由去复用器(1),输入缓冲器(2),视频解码单元(3)和系统控制器(4)组成;其中,输入码流TS被送到去复用器(1),经过去复用后,送到输入级冲器(2)中,视频解码单元(3)从输入缓冲器(2)中取出码流进行解码,系统控制器(4)对去复用器(1),输入缓冲器(2)和视频解码单元(3)进行控制;其特征在于,

系统控制器 (4)通过I/0接口与视频解码单元 (3)通信, 读/写视频解码单元 (3)中的寄存器,从而得知输入缓冲器 (2)的读写指针,从而可实行对输入缓冲器的控制,使视频解码器进行解码,停止解码,跳帧等。

2,一种MPEG-2视频解码器的输入缓冲器的控制方法,其中所说视频解码器是一个SDTV视频解码器,它由去复用器(1),输入缓冲器(2),视频解码单元(3)和系统控制器(4)组成;其特征在于:所说方法包括下列步骤;

步骤 1 1, 在每一帧解码时,系统控制器 (4)通过视频解码单元 (3) 获取所解码帧的帧类型,并暂时存储起来;

步骤12,在每帧解码开始前,系统控制器(4)判断前一解码帧的帧类型是否为1帧,如果前一帧为1帧,则进入步骤13,如果前一帧不是1帧,则重复执行此步骤:

步驟 1 3, 系统控制器 (4) 通过解码单元 (3) 读取输入缓冲器 (2) 的读写指针,以便判断级冲器的充盈度;

步骤14,判断输入缓冲器(2)中的内容是否小于一个P帧的大小,如果是,则缓冲器可能下溢,这时系统控制器(4)控制解码单元(3)停止一帧解码,并重复显示上一帧的内容,然后回到步骤12;如果不是,则进入步骤15;

步骤 1 5, 判断输入缓冲器 (2) 的内容是否连续 3 帧小于1.2个 P 帧大小, 如果是,则系统控制器 (4) 控制解码单元 (3) 停止一顿解码,并重复显示上一顿的内容,然后回到步骤 1 2, 如果不是,则进入步骤 1 6;

步驟16,判断输入緩冲器的剩余空间是否小于一个 I 帧大小,如果是,则系统控制器 (4)控制视频解码单元 (3)跳过一个 B 帧,然后回到步骤 12.如果不是,则进入步骤 17;

步骤 17, 判断输入级冲器的剩余空间是否连续 3 帧小于一个 I 帧加一个 B 帧大小, 如果是, 则系统控制器 (4) 控制视频解码单元 (3) 跳过一个 B 帧, 然后回到步骤 12; 如果不是, 则进入步骤 18;

步骤18,系统控制器(4)控制视频解码单元(3)执行随后的解码处理。

3,一种MPEG-2视频解码器,所说视频解码器是一个HDTV视频解码器,它包括去复用器(12),1/4电路(5),四个输入缓冲器(21-24),四个视频解码单元(31-34),合成单元(6),以及系统控制器(42);其中,输入码流TS被送到去复用器(12),经过去复用后,被送到1/4电路(5);在1/4电路(5)中,将HDTV图象分成四个SDTV子图象;由1/4电路(5)分割的四个子图象分别送到在四个视频解码单元(31-34)之前分别连接的四个输入缓冲器(21-24);缓冲后,再由四个SDTV视频解码单元(31-34)进行平行解码,最后,将分别经过各个视频解码单元(31-34)解码的这些低分辩率的下图象数字视频信号送到合成单元(6),以合成为一路高滑晰度电视信号;系统控制器(42)控制去复用器(12),1/4电路(5),四个输入缓冲器(21-24),四个视频解码单元(31-34),合成单元(6),其特征在于:

系统控制器 (42)通过I/0接口与视频解码单元 (31-34)通信,读/写视频解码单元 (31-34)中的寄存器,以得知输入缓冲器 (21-24)的读写指针,从而可实行对输入缓冲器的控制,使视频解码器进行解码,停止解码,跳帧等。

4,一种MPEG-2视频解码器的输入缓冲器的控制方法,其中,所说视频解码器是一个HDTV视频解码器,它包括去复用器(12),1/4电路(5).则个